国防科技数字服务平台

您的浏览历史

SoC原理、实现与应用: 作者：刘丽,王道宪; ISBN：7-118-03722-2; 出版日期： 2005-02; 版次：1; 开本：16开; 装帧：平; 页数：0; 丛书：嵌入式硬件系统设计与开发系列; 样书申请; 试读购买纸书购买电子书; 收藏已收藏 |

分享

内容简介
目录
读者反馈
图书推荐

本书对系统集成芯片的发展进行了详细全面的讲述，主要介绍了在EDA工具的平台上，进行以系统级设计为核心的系统芯片的设计方法。本书从基本单元电路设计出发，以VHDL语言为基本设计手段，讨论了各种典型的数字集成系统的设计，以及系统芯片实现的两种基本途径：即半定制高密度可编程逻辑器件（HDPLD）的实现和全定制的专用集成电路（ASIC）的实现。全书共分9章，主要内容包括集成电路工艺及SoC基本原理、基本数字

全部显示 ∨

前言0

第1章 SoC简介1

1.1 半导体核心技术1

1.1.1 SoC特点1

1.1.2 SoC设计技术1

1.1.3 SoC的产品效益3

1.1.4 技术挑战3

1.1.5 商业挑战4

1.2 SoC对产业产生巨大冲击5

1.2.1 从产品迈向解决方案5

1.2.2 SoC设计的平台化5

1.2.3 系统业者/IC产品业者分工模式的改变5

1.2.4 供应链各部门间联盟合作之风盛行6

1.2.5 晶圆制造的生态变动6

1.3 SoC软/硬件协同设计6

1.3.1 可用性问题6

1.3.2 SoC设计过程的质量保证7

1.3.3 IC业的虚拟再集成8

1.4 SoC功能验证8

1.4.1 模块为基础SoC的验证9

1.4.2 平台为基础的SoC验证10

1.4.3 传统的验证方式10

1.4.4 可验证性设计10

1.5 SoC与单片机应用技术的发展11

1.5.1 SoC技术与应用11

1.5.2 SoC的应用13

1.5.3 SoC技术中的单片机13

第2章处理器设计与ARM SoC体系结构16

2.1 处理器设计16

2.1.1 指令设计16

2.1.2 处理器设计中的权衡20

2.2 ARM指令格式和时序24

2.2.1 处理器模式24

2.2.2 寄存器24

2.2.3 流水线25

2.2.4 时序25

2.2.5 指令26

2.3 精简指令集计算机35

2.3.1 数据处理指令37

2.3.2 数据传送指令41

2.3.3 控制流指令47

2.3.4 编写简单的汇编语言程序52

2.3.5 程序设计53

2.4 低功耗设计54

2.5 ARM体系结构57

2.5.1 Acorn RISC机器57

2.5.2 体系结构的继承58

2.5.3 ARM编程模型59

2.5.4 ARM开发工具63

第3章 ARM SoC的组织与实现66

3.1 流水线ARM的组织66

3.1.1 3级流水线ARM的组织66

3.1.2 5级流水线ARM的组织69

3.2 ARM指令执行72

3.3 ARM 的实现75

3.4 ARM协处理器接口87

3.5 VHDL语言89

3.5.1 VHDL语言简介89

3.5.2 VHDL语言基础知识92

3.5.3 VHDL基本单元94

3.5.4 VHDL语句98

3.5.5 VHDL程序举例99

第4章存储器层次101

4.1 存储器容量及速度101

4.2 片上存储器102

4.3 Cache102

4.4 Cache设计示例108

4.5 存储器管理108

4.6 存储元件与阵列112

4.6.1 一般属性112

4.6.2 锁存器113

4.6.3 时钟与同步115

4.6.4 主-从触发器和边沿触发器116

4.6.5 寄存器117

4.6.6 随机存取存储器121

4.6.7 只读存储器123

第5章体系结构对操作系统的支持131

5.1 操作系统简介131

5.1.1 多用户系统131

5.1.2 存储器管理132

5.1.3 保护132

5.1.4 资源分配132

5.1.5 单用户系统132

5.1.6 嵌入式系统133

5.2 ARM系统控制协处理器133

5.2.1 CP15指令133

5.2.2 保护单元134

5.2.3 MMU134

5.3 保护单元寄存器CP15134

5.4 ARM保护单元136

5.4.1 保护单元的结构136

5.4.2 区域优先级136

5.4.3 Harvard核137

5.5 CP15 MMU寄存器137

5.6 ARM MMU结构139

5.6.1 存储器粒度139

5.6.2 页域139

5.6.3 转换过程140

5.6.4 段转换141

5.6.5 页转换141

5.6.6 访问权限143

5.6.7 Cache和写缓冲控制144

5.6.8 外部故障144

5.7 同步144

5.7.1 互斥145

5.7.2 SWAP145

5.8 上下文切换145

5.8.1 同时切换146

5.8.2 存储器状态146

5.8.3 浮点状态146

5.8.4 转换状态146

5.9 输入/输出147

5.9.1 存储器映射的外围设备147

5.9.2 存储器映射问题147

5.9.3 直接存储器访问147

5.9.4 快速中断请求148

5.9.5 中断延迟148

5.9.6 Cache和I/O交互作用148

5.9.7 减小延迟149

5.9.8 其他Cache问题149

5.9.9 操作系统问题149

第6章基本数字逻辑单元设计151

6.1 逻辑电路151

6.1.1 数字逻辑分类151

6.1.2 组合逻辑电路151

6.2 组合逻辑电路的设计153

6.2.1 组合逻辑电路的分析153

6.2.2 组合逻辑电路的设计157

6.3 集成逻辑门171

6.3.1 概述171

6.3.2 发射极耦合逻辑门175

6.3.3 MOS逻辑门178

6.3.4 NMOS逻辑门电路178

6.3.5 PMOS逻辑门电路181

6.3.6 CMOS逻辑电路183

6.4 不同逻辑系列的配合问题190

6.4.1 逻辑电平的配合191

6.4.2 驱动能力的配合191

6.4.3 各种集成逻辑门性能比较191

6.5 时序逻辑电路设计192

6.5.1 基本RS触发器193

6.5.2 锁存器195

6.5.3 主从RS触发器197

6.5.4 钟控RS触发器198

6.5.5 主从JK触发器200

6.5.6 沿触发JK F/F205

6.5.7 D触发器207

6.5.8 T触发器208

6.5.9 触发器逻辑功能的转换208

第7章 SoC的层次结构设计212

7.1 SoC 的结构212

7.1.1 引言212

7.1.2 系统集成芯片的硬件结构212

7.1.3 嵌入式软件214

7.2 数字结构的层次结构设计215

7.2.1 芯片的划分215

7.2.2 系统间互连的表示222

7.3 系统的仿真和测试231

7.3.1 概述231

7.3.2 仿真程序的设计方法231

7.3.3 TEXIO建立测试程序235

7.4 SoC中的嵌埋式精简指令集处理器RISC237

7.4.1 概述237

7.4.2 RISC的定义与特点238

7.4.3 RISC的指令特点240

7.4.4 RISC的并行处理技术242

7.4.5 RISC/DSP结构245

7.4.6 RISC核的设计249

7.5 SoC的软/硬件协同设计250

7.5.1 软/硬件协同设计的概念250

7.5.2 性能分析251

7.6 性能评估251

7.6.1 时间性能估计252

7.6.2 代价估计252

7.7 嵌入式实时操作系统RTOS253

7.7.1 实时操作系统253

7.7.2 嵌入式实时操作系统254

7.7.3 实时多任务高度255

7.7.4 信号与信号量（semaphore）256

第8章可编程逻辑器件258

8.1 概述258

8.1.1 可编程逻辑器件的发展258

8.1.2 用户再构造电路和可编程ASIC电路258

8.1.3 可编程逻辑器件的分类259

8.2 可编程逻辑器件的编程元件261

8.2.1 熔丝型开关261

8.2.2 反熔丝开关261

8.2.3 浮栅编程技术262

8.3 可编程阵列逻辑（PAL）器件265

8.3.1 现场可编程逻辑阵列（FPLA）器件265

8.3.2 PAL器件的基本结构267

8.3.3 PAL器件的输出和反馈结构267

8.3.4 PAL器件编号与典型PAL器件介绍274

8.3.5 PAL器件的应用275

8.4 PAL与GAL器件的电路结构276

8.4.1 PLD的电路表示方法276

8.4.2 PLD的基本电路结构280

8.4.3 PAL器件的电路结构282

8.4.4 通用阵列逻辑GAL（Generic Array Logic）283

8.5 ispLSI系列CPLD288

8.5.1 概述288

8.5.2 ispLSI1000系列CPLD的结构特点289

8.5.3 ispLSI CPLD 的测试和编程特性293

8.5.4 ispLSI 2000 系列的结构294

8.5.5 ispLSI3000 系列CPLD294

8.5.6 ispLSI5000 系列CPLD296

8.5.7 ispLSI8000 系列CPLD的结构和工作原理297

8.6 现场可编程门阵列299

8.6.1 概述299

8.6.2 XC4000系列FPGA的结构和工作原理300

8.6.3 Spartan系列FPGA306

8.7 Virtex-II系列FPGA的结构和性能306

8.7.1 概述306

8.7.2 Virtex-IIFPGA的总体结构308

8.7.3 Virtex-IIFPGA的可构造逻辑模块308

8.7.4 18K位可选择RAM模块310

8.7.5 嵌入式乘法器310

8.7.6 全局时钟多路缓冲器310

8.7.7 数字时钟管理器DCM311

8.7.8 输入输出模块313

8.7.9 有源互连技术314

8.8 基于HDPLD的系统设计实现315

8.8.1 设计实现概述315

8.8.2 器件的选择315

8.8.3 HDPLD的设计流程316

第9章可测试结构设计318

9.1 可测试设计的意义318

9.2 可测性基础319

9.2.1 故障模型319

9.2.2 可测性分析322

9.2.3 测试向量生成325

9.3 可测性结构设计325

9.3.1 专门测试设计326

9.3.2 扫描测试技术327

9.3.3 内建自测试技术329

9.3.4 系统测试技术330

9.4 智能型电子系统设计方法与过程334

9.4.1 系统设计方法334

9.4.2 微机应用系统硬件设计与调试原则337

9.4.3 微机应用系统软件开发340

9.5 微型计算机应用系统设计350

9.5.1 微型计算机的系统板组成351

9.5.2 PC/AT总线与时序353

9.5.3 系统存储器空间和I/O地址分配354

9.5.4 PC/AT系统的I/O通道356

9.5.5 系统接口部件358

9.5.6 外部设备接口361

参考文献0

* 申请人：
* 详细地址：
* 数量：
* 手机号码：
邮箱：

	1.请在地址处注明您所在单位和职务. 2.申请提交后,工作人员稍后和您联系.

* 订购人：
* 详细地址：
* 数量：
* 手机号码：
邮箱：

您的浏览历史

在线评论